Requested Patent

JP63128736

Title:

SEMICONDUCTOR ELEMENT

Abstracted Patent

JP63128736

Publication Date:

1988-06-01

Inventor(s):

NISHIMURA YOSHIRO

Applicant(s):

OLYMPUS OPTICAL CO LTD

Application Number:

JP19860274173 19861119

Priority Number(s):

IPC Classification:

H01L23/04; H01L23/28; H01L23/32; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To dispose a plurality of semiconductor chips in three dimensions on a loading substrate and to decrease a required area per one chip so that chip board composition of high mounting density can be realized, by fixing a first semiconductor chip on a loading substrate and disposing a second semiconductor chip in three dimensions on the first semiconductor chip and connecting the respective semiconductor chips with respective conductive patterns on the loading substrate and sealing the respective semiconductor chips.

CONSTITUTION:A first semiconductor chip 2 is fixed on a loading substrate 1, which consists of ceramics and glass-epoxy resin and the like, by die bonding. Bonding pads of the chip 2 are connected with conductive patterns, which are formed on the loading substrate 1, by the use of bonding wires 3, and next a cap 4 is put and sticked on the substrate 1 so as to seal the substrate 1. Bonding pads of a second semiconductor chip 5 fixed on the cap 4 are connected with the conductive patterns on the substrate 1 by the use of bonding wires 6. Sealing resin of a polyimide group is potted to entirely seal the cap 4, which seals the first semiconductor chip 2, and the second semiconductor chip 5 mounted on the cap 4.

⑩ 日本国特許庁(JP)

@ 特許出願公開

母 公 開 特 許 公 報 (A) 昭63-128736

௵int.Ci.⁴	識別記号	厅内整理番号		40公開	昭和63年(1988	6月	18
H 01 L 23/04 23/28 23/32 23/52 25/08		Z -6835-5F Z -6835-5F E -8728-5F 8728-5F Z -7638-5F	客査請求	未請求	発明の数	1 (全4]	頁)

公発明の名称 半導体素子

②特 顋 昭61-274173

❷出 顧 昭61(1986)11月19日

砂発 明 者 西 村 芳 郎 東京都渋谷区幡ヶ谷2丁目43番2号 オリンパス光学工業

株式会社内

⑪出 顕 人 オリンパス光学工業株 東京都渋谷区幅ケ谷2丁目43番2号

式会社

30代 理 人 井理士 最上 健治

劳福者

1、発明の名称

半事体需子

2. 特許請求の範囲

搭載基板に無1の半導体チップをダイボンドに より顕著し、弦振1の半導体チップ上に第2の半 連体チップを立体的に配置して、各半導体チップ をそれぞれ搭載基板上の幕電パターンに接続する と共に、各半導体チップを封止したことを特徴と する半導体祭子。

3. 発明の詳細な観明

(産業上の利用分野)

この発明は、半導体チップを各電器板上に接続 固定してなる、チップオンボード構成の半導体素 子に関する。

〔従来の技術〕

従来のチップオンボード(C, O, B)構成の単 準体素子は、第8個ペ、切に示すように、セラミ ックやガラス・エボキン樹脂などからなる基版21 上に、半尾体チップ22を直接ダイギンドにより間 着し、被率易体チップ22のボンディングパッドと 前記書板21上に形成した事電パターンとをボンディングワイヤ23で接続したのち、対止樹鞋24ある いはキャップ25で対止を行っている。また番板21 上に比必要に応じ他のチップ部品26が搭載されている。

(発明が解決しようとする問題点)

ところが、従来のチップオンボード構成の半幕 体案子は、基板上に半幕体チップを1億づつ平面 的に配置しているため、多数の半導体チップを基 板上に搭取する場合は、半導体チップ数分の面積 を必要とし、高実施密度が得られないという問題 点があった。

本義明は、従来のチップオンボード構成の半幕 体案子のかかる両題点を解決するためなされたも ので、高実装密度を有するチップオンボード構成 の半事体素子を提供することを目的とするもので

【脳風点を解決するための手段及び作業】

上記録題点を解決するため、本発明は、各数基

板に第1の半導体チップモダイポンドにより間響 し、拡張1の半導体チップ上に第2の半導体チッ プを立体的に配置して、各半導体チップをそれぞ れ铬酸器板上の導電パターンに接続すると共に、 各半導体チップを封止して半導体素子を検索する ものである。

このように情感することにより、2個の半線体 チップを立体的に実験され、1チップ当たりの実 装面積の線小化が計れ、高密度実装が可能となる。 (実施例)

以下実施例について影明する。第1回は、本拠 明に係る半導体素子の第1実施例を示す新層面で ある。この実施例は、セラミックやガラス・エポ キシ樹脂等からなる搭載基板1に第1の半導体チ ップをデイボンドにより固着し、旋チップをの ポンディングパッドと前記接職基板 L 上に形成し た基電パターンをボンディングワイヤをを用いて 接続したのちセラミック、ガラスエポキシ樹脂な どからなるキャップ 4 を被せて基板1に接着し、 対比を行う。

+ップ (と、該キャップ (上にダイボンディンダ して観望した第14年体チップ 5 とに第2のキャップ 5 を被せて基板 1 に接着し、これらを一体的 に対止するものである。

第3回は、本発明の第3実施例を示す新面面である。この実施例は搭載基板1に第1の半導体チップ2をダイボンドで固着し、弦チップ2のボンディングパッドと搭載基板1上に形成した単電パターンとをボンディングワイヤ3で接続したのち、対止樹脂をボッティングして対止部10を形成する。なお、このボッティングによる対止部10を形成する。

次いでポッティング對止額10の上面に第2半導体チップ5をダイボンドにより間着したのち、膝チップ5のボンディングパッドと基板1の導電パターンとをボンディングワイヤ6で接続し、更に第1半導体チップ2に築した対止部10と、前記第2半導体チップ5とを一体的に対止するように、対止樹脂をポッティングして対止部11を形成し、半導体素子を接続するものである。

次いで突記キャップ4上に第2の半導体チップ5をダイボンドにより顕着し、該第2半導体チップ5のボンディングパッドと高板1上の導電パターンとをボンディングワイヤ6で接続し、最後にエポキシ、ボリイミド、シリコン系などの針止樹顕を、第1半導体チップ2を対止したキャップ4及びその上に電電した第2半導体チップ5の全体を対止するようにボッティングして対止部1を形成し、チップオンボード領域の半導体常子を領域する。8は基板1上に接続固定した他のチップ移品である。

このように構成することにより、1部の半導体 チップ取付面機に対して2部の半導体チップを搭 載することができ、高変装密度が得られる。

第2題は、本発明の第3実施例を示す版画図で ある。この実施例は、第1図に示した実施例にお ける対止樹脂のボッティングにより形成した対止 都7で第2年基体チップを対止する代わりに、キ +ップを用いて対止したものである。すなわち、 図示のように、第1半基体チップ2を対止したキ

第4面は、本発明の第4変接例を示す新質圏である。この実施例は、上記各変施例と開催に、路 職器板【に第1 年事体チップ 2 モダイボンドによ り間着し、弦チップ 2 のボンディングパッドと基 板1 の罪電パターンとモボンディングワイヤ 3 モ 接続したのち、このボンディングワイヤ 3 モ 合め た第1 平率体チップ 2 より若干大多い内側面積を 有し、且つ第1 半率体チップ 2 より若干高さを大 に形成した四角形状の枠を、第1 半率体チップ 2 そ間むように基板1上に整置して接着する。

次いで接神18上に第2半線体チップ5をダイボンドにより接着し、数チップ5と基板1とをボンディングワイヤ6で接続したのち、自記枠12及び第2半導体チップ5を含めて対止するように対止 樹類をボッチィングして対止額13を形成する。

この実施制では封止工程が一箇で済むという利息がある。

第8回は、本発等の第5支統例を示す新聞題で ある。この実施例では搭載基板1に第1半導体チップをデイボンドにより顕著して、放チップ2 と基板1の車電パターンとモボンディングワイヤ 3 で接続したのち、第1半車体チップ2の上額に、 ポンディングワイヤ3に接触しないように、チッ で数置幅広盛14'を有する過級性分板14を接合し、 造合板14の幅広園14'に第2半単体チップ5をダ イボンドにより接合し、第2半単体チップ5と基 板1とモボンディングワイヤをにより接続したの 5、第1半単体チップ2及び第2半導体チップ5 モ共道に対止するように対止型割をボッティング して対止部15を形成する。このように構成した場合も一面の対止工程により対止部を形成すること ができる。

京6間は、本発明の第6実施例を示す新面別である。この実施例は、第1間に示した実施例と同様に第1半導体チップ2に対止用キャップ4を被せたのち、はキャップ4上にはキャップ4とほぼ関一の外形を育するワイヤショート防止用枠16を接着する。次いで放射止用キャップ4の上面に第2半導体チップ5をダイボンドで接着したのち、はチップ5のボンディングパッドと基板1の電極

キャップも及び第2半導体チップ5及び停16の全体を対止するように対止用機関をポッティングして対止部17を形成する。
一般に2つの半導体チップを立体的に配置した場合高さが高くなり、したがって第2チップのポンディングパッドと基板の導電パターンとを接続するポンディングワイヤの長さが長くなり、放り

パターンとモポンディングワイヤもで接続する。

この簡ポンディングワイヤもはワイヤショート訪

止用神16で支持されるように配数される。次いで

毎日向さか向くなり、したかって素をチャップのボンディングパッドと基板の運電パターンとを接続するボンディングワイヤの長さが長くなり、放ワイヤとチップエッジ間のショートが発生しやすくなるが、この実施例では、第3半写体チップ5のボンディンダパッドへ接続されるボンディングワイヤ6は、ワイヤショート防止用枠16で保持されているため、上記ワイヤショートの発生を有効に防止することができる。

第7回は、本発明の第7支施例を示す新面図で ある。この支施例は、第3回に示した第3実施例 のように、毎電器板1に第1半導体チップ2をダ イボンドにより回着し、放チップ2のボンディン

グパッドと基板1上に形成された幕電パターンと モボンディングワイヤ3で接続したのち、針止樹 脂をポッティングして針止部10を形成する。

次に、この対止部10の2倍以上の高さそ有し、 上板18'の内閣の一部から側板18'の内閣を辿り、 な例板18'の外閣下機能に到る所定の事電ペター ン19を形成したキャップ18の上板18'の内側に第 2 半幕体チップ5をダイボンドにより接着し、旅 チップ5のボンディングパッドとキャップ18の内 間に形成した幕電パターン19とをボンディングワイヤ6で接続する。次にこのように積成したキャップ18を、 前記第1半幕体チップ2を対止した対 止部10上に被せて基板1に接着すると共に、キャップ18の側板18'の外閣監督に形成されている幕 電パターン19と基板1に形成されている幕電パターンとをハング20等により接続し、半幕体業子を 構成するものである。

本発明は、上記各実施例に示したものに覆らず、 例えば上記各実施例に示した第1 半導体チップ及 び第2 半導体チップに対する対止手段あるいはそ れら支持手数等は適宜組み合わせることができる。 (条明の効果)


以上実施例に基づいて裁明したように、本発明 によれば、複数値の単導体チップを搭載基板上に 立体的に配設したので、1チップ並たりの所要面 機を減少させ、高実装密度のチップオンボード機 成の単導体表子を得ることができる。


4、 配面の信息な登場

第1回乃至第7回は、それぞれ本発明の第1乃 至第7実施例を示す新面図、第8回はW。例は、 従来のチップオンボード構成の半導体電子の構成 例を示す新面図である。


図において、1 は搭載基板、2 は第1 半写体チップ、3、6 はポンディングワイヤ、4、9 はキャップ、5 は第2 半写体チップ、7、10、11、13、15、17は対止部、8 はチップ部品、12は特、14は台板、16はワイヤショート防止対称、18はキャップ、19は導電パターン、20はハンダを示す。


特許出版人 オリンパス先学工業株式会社 作業人会領土 長 ト 除 治 ...














第3図







第7図



第8図

